- 產(chǎn)品詳情
CPLD 2.5K 門 128 宏單元 62.5MHz 5V 84針 PLCC封裝
特性:
■先進(jìn)的多陣列矩陣(MAX) 5000架構(gòu)結(jié)合了PAL器件的速度和易用性以及可編程門陣列的密度
■全系列高性能,可擦除的CMOS EPROM epld,適用于從快速28引腳地址解碼器到100引腳LSI定制外設(shè)的設(shè)計(jì)
■600 ~ 3750個(gè)可用門(見表1)
■快速,15ns組合延遲和83.3 mhz計(jì)數(shù)器頻率
■可配置擴(kuò)展產(chǎn)品項(xiàng)分布,允許在單個(gè)宏單元格中超過(guò)32個(gè)產(chǎn)品項(xiàng)
■28至100引腳可在DIP, j引腳,PGA, SOIC,和QFP封裝
■可編程寄存器提供D、T、JK和SR觸發(fā)器功能,具有單獨(dú)的清晰、預(yù)設(shè)和時(shí)鐘控制
■保護(hù)專有設(shè)計(jì)的可編程安全位
■軟件設(shè)計(jì)支持,以Altera的MAX+PLUS II開發(fā)系統(tǒng)為特色,支持基于486或pentium的pc, Sun SPARCstation, HP 9000系列700和IBM RISC system /6000工作站
介紹MAX 5000 epld的功能描述,其架構(gòu)特點(diǎn)如下:
■邏輯陣列塊
■宏單元
■時(shí)鐘選項(xiàng)
■擴(kuò)大產(chǎn)品條款
■可編程互連陣列
■I/O控制塊
MAX 5000架構(gòu)基于連接高性能、靈活的邏輯陣列模塊(稱為邏輯陣列塊(lab))的概念。多個(gè)實(shí)驗(yàn)室通過(guò)可編程互連陣列(PIA)連接,PIA是由所有I/O引腳和macrocell饋送的全局總線。除了這些基本元素之外,MAX 5000架構(gòu)還包括8到20個(gè)專用輸入,每個(gè)輸入都可以用作高速通用輸入。另外,一個(gè)專用輸入可以用作寄存器的高速全局時(shí)鐘
產(chǎn)品技術(shù)規(guī)格:
EU RoHS | Supplier Unconfirmed |
ECCN (US) | EAR99 |
Part Status | Obsolete |
Automotive | No |
PPAP | No |
Program Memory Type | EPROM |
Number of Logic Blocks/Elements | 8 |
Number of Macro Cells | 128 |
Product Terms | 32 |
Device System Gates | 2500 |
Data Gate | No |
Maximum Number of User I/Os | 68 |
In-System Programmability | No |
Programmability | Yes |
Reprogrammability Support | No |
Programmable Type | UV Erasable |
Maximum Internal Frequency (MHz) | 50 |
Maximum Clock to Output Delay (ns) | 14 |
Maximum Propagation Delay Time (ns) | 25 |
Individual Output Enable Control | No |
Minimum Operating Supply Voltage (V) | 4.75 |
Maximum Operating Supply Voltage (V) | 5.25 |
Typical Operating Supply Voltage (V) | 5 |
Minimum Operating Temperature (°C) | 0 |
Maximum Operating Temperature (°C) | 70 |
Supplier Temperature Grade | Commercial |
Tradename | MAX |
Mounting | Surface Mount |
Package Height | 3.81 |
Package Width | 29.31 |
Package Length | 29.31 |
PCB changed | 84 |
Standard Package Name | LCC |
Supplier Package | PLCC |
Pin Count | 84 |
Lead Shape | J-Lead |